20190320

오늘의 일기
* 조금 더 high-level에서 아이디어를 제시할 수 있도록 논문 흐름을 한 번 생각해보라고 교수님께서 이야기해주셨다. 단순히 “A, B, C 등을 했습니다” 가 아닌, 조금 더 높은 수준에서 새로운 컨셉을 이야기하고, 그 해결책으로 우리는 A, B, C를 했습니다 같이 이야기해야 한다고 하심. 어렴풋이 생각만 했었는데, 교수님께서 직접 이야기해주시니 조금 더 와닿았다.
* 연구 문제 수준에서도 연관되어 있지만 동떨어진 A, B를 같이 풀어나가는 문제점이 있었다. 돌이켜 생각해보니 교수님의 연구 논문을 보면 조금 더 높은 수준에서 문제를 묶었던 것 같다 (정섭이 형의 MICRO’14 논문이 한 가지 사례일 듯). A, B를 어떤 방식으로 묶을 수 있을까 하고 생각해보았다.

Advertisements
Posted in 1) Memo

20190319

오늘의 일기
* Handshaking 방식에 대한 기록. 자꾸 잊어버림 (PPT 링크)

hdl-handshaking.PNG

Posted in 1) Memo

20190317

오늘의 일기
* 미래의 내가 현재의 나에게 바라는 것이 무엇일까 하고 생각해본다.
* 당장 할 수 있는 구현과 실험이 어느 정도 끝나서 무엇을 해야 할지 조금 헤맸던 것 같은데, 논문을 쓰다보니 방향성이 잘 잡히는 것 같다. 제안서를 쓸 때에도 일단 아웃라인을 잡고 여러번의 iteration을 돌면서 향상시키듯이, 논문도 비슷하게 쓸 수 있다.
* 시스템 연구 개발하면서 이 분의 코드를 본 적이 있는데, 블로그에 찾아가보니 LKML에 대한 재미있는 글들이 많았다. LKML을 읽어보면 시스템의 최신 트렌드를 따라갈 수 있구나 하는 생각이 들었다. 게다가 perfbook 번역도 진행하시는 것 같았다.
* Hello World를 주제로 만든 곡을 찾았다.

* 오랜만에 김정한 연구원님의 블로그를 보았다. 연구의 어려움과 고단함이 느껴지는 글인데도, 묘하게 힘을 얻을 수 있었다. 며칠걸러 멘탈이 팡팡 터지는 내 글도 누군가에게는 힘이 되었으면 좋겠다.
* 글 중에서는 “내일은 없다”라는 표현이 마음에 들었다. 멀리 보면 너무나도 막막한 박사 과정이다. 오늘만 생각하자.
* 주말 카이스트의 적막함은 사람을 미치게 하는 것 같다. 오늘 오후엔 봉명동 카페에서 연구를 했다. 훨씬 연구 효율이 좋았다.

Posted in 1) Memo

20190316

오늘의 일기
* Arbiter에 대한 개념이 없었는데, 이 문서의 background 부분을 읽고 이해할 수 있었다. 여러 모듈이 공유 자원에 대한 접근을 요구할 때, 이를 제어하는 모듈을 arbiter라고 한다. 그리고 arbiter design 방법에 대한 것은 이 문서에서 확인 가능. Y가 그저께 언급한 디자인 이슈에 대해서 어느 정도 이해할 수 있었다. Y가 mux로 arbiter를 구현하는 것의 큰 오버헤드를 해소하고자 round robin으로 변경한다는 이야기를 했었고, 동일한 내용을 4.2.3 에서 확인할 수 있었음.
* Arbiter 관련 내용을 찾다가 ModelSim 사용법(스크립팅)을 정리한 포스팅을 찾았다. 내가 최근에 알게 된 것과 동일.
* 학교에 돌아온 지도 6개월이나 되었고, 사내 컨퍼런스 데드라인이 지나고 나니 늘어지는 것도 있다. 게다가 봄날씨에 학교에 있으려니 우울하기도 해서 지난 2018년 글들을 읽어보았다. Motivation 회복에 큰 도움이 되는 것 같다. 대학원생에게 중요한 것은 워라밸보다도 motivation이 아닐까하는 생각을 했다. 돌이켜 생각해보니, 어려서부터 나는 휴식을 취할 때보다는 motivation을 얻는 활동을 할 때 더 즐거웠던 것 같다.
* ModelSim으로는 잘 돌아가는 Verilog 코드가 Quartus에서는 fitting에 실패하는 것을 확인했다. ModelSim에서 잘 돌아가는 것으로 마무리지으면 안 됨을 알게 되었음! 너무 많은 I/O pin으로 인해 fitting 실패.

Posted in 1) Memo

20190314

오늘의 일기
* 공개된 하드웨어 모듈을 사용하는 드라이버 개발에 성공했다! 🙂
* 하루하루 조금 더 쓸모있는 인간이 되는 것이 유일한 낙인 대학원생의 삶…
* CWD 내의 모든 파일을 vim tab에 여는 방법

# vim *
:tab all

* Y가 SystemVerilog로 짠 내 코드를 보고 프로페셔널하다고 이야기해주었다. 진심인지 아닌지 모르겠지만, 적어도 나쁘진 않았던 것 같다. 코딩할 때에는 기존 개발자들의 코딩 스타일만 따라주면 절반 이상은 할 수 있는 것 같다.
* 그리고 Y가 timing constraint를 주기 위해서는 SDC 파일을 추가하면 된다고 알려주었다. 로직 코드 작성 이후에 timing constraint 이야기가 나오는 것을 보면, 꽤나 중요한 부분인 것 같다. 간단하게는 clock에 대한 timing constraint만 주면 된다고 하고, Quartus를 사용한다면 TimeQuest timing analyzer를 사용하면 된다고 한다. TimeQuest timing analyzer를 통해 timing constraints와 timing enclosure를 확인할 수 있다고 함. 조금 더 찾아봐야겠다.
* MyHDL에서 list of signals를 port로 그대로 넘기면 “List of signals as a port is not supported” 오류가 발생함. List of signals를 넘길 수 없고, bit vector로 만들어야 함. MyHDL manual의 “Converting between lists of signals and bit vectors” 참고.

Posted in 1) Memo

20190313

오늘의 일기
* Google calendar에 스케쥴 및 시간 기록을 한지도 7년이 넘었다. 1년 전의 나는 지금의 나와 생활이 비슷하지만, 2-3년전의 나는 잘 이해가 되지 않는다. 무슨 제안서를 이렇게 많이 썼는지, 제안서 및 발표 자료 작성 등에만 하루 또는 1주일씩 썼었는지 잘 이해가 되지 않는다(연구는 언제?…). 캘린더 상의 2-3년전의 내게서는 열심히는 하지만 방향성을 못 잡고 헤매는 모습이 보인다. 개인적인 문제도 있지만 연구실 구조적인 문제도 있다고 생각하고, 지금 석박사 초년차에게서도 과거의 내 모습을 볼 때가 많다.
* 연구실 내 신입생인 H와 조금은 친해졌다 🙂 그리고 그 학생도 이 방 분위기에 적응한 듯 보인다.

Posted in 1) Memo

20190312

오늘의 일기
* 요즘 컴퓨터 아키텍쳐 연구의 트렌드는 working system에서의 연구, 그리고 가속기의 활용 등으로 보인다. 하지만 실제로 연구실에서 하드웨어를 설계하려니 어려운 점이 많다. 우선 회로 설계 노하우가 부족하고, 회로 설계를 위해 필요로 하는 장비, 라이브러리 및 툴 또한 부족하다. 몇몇 회사에서는 academic license를 제공하고 있지만, 이를 사용해 연구할 수 있는 것에는 제약이 많다.
* 그래도 지난 몇 년간 RTL 코드 개발 근처에서 기웃거리기라도 해서, 제대로 배운 적은 없지만 코드 작성이 신기하게도 되긴 한다.

Posted in 1) Memo
Recent Posts
누적 방문자 수
  • 155,077 hits