FPGA Introduction Course Training #02 – Testing your design using VIO Core


fpga introduction course training #2 - 1.PNG
– 가상의 I/O core를 FPGA에 구현함으로써, 구현한 회로를 JTAG을 사용해 검증할 수 있다. VIO core를 회로에 붙여, 회로에 입력값을 주고 출력값을 읽어내는 역할을 한다. JTAG을 통해 입력값을 VIO core에 주고, 발생하는 출력값을 JTAG으로 읽어올 수 있다. GUI 또는 TCL 스트립트를 사용해 쉽게 테스팅할 수 있다.

fpga introduction course training #2 - 2.PNG
– 원래 위처럼 되어있던 block diagram을

fpga introduction course training #2 - 3.PNG
– 위처럼 변경한다. 구현한 회로에 VIO core를 붙였다.

fpga introduction course training #2 - 4.PNG
– VIO core의 입력값을 vivado에서 조작하고, 그에 대한 출력값을 확인할 수 있다.

Tagged with: , , , , , , , , , ,
Posted in FPGA

Leave a Reply

Fill in your details below or click an icon to log in:

WordPress.com Logo

You are commenting using your WordPress.com account. Log Out /  Change )

Google photo

You are commenting using your Google account. Log Out /  Change )

Twitter picture

You are commenting using your Twitter account. Log Out /  Change )

Facebook photo

You are commenting using your Facebook account. Log Out /  Change )

Connecting to %s

This site uses Akismet to reduce spam. Learn how your comment data is processed.

Recent Posts
누적 방문자 수
  • 160,538 hits
%d bloggers like this: