20160722

시뮬레이션에서 코어 수를 늘리는 것의 효과
오늘 SIGARCH에서 선영 누나가 [HPCA’16] ChargeCache: Reducing DRAM Latency by Exploiting Row Access Locality를 발표했다. 실험 중에 멀티 코어 실험이 있었는데, 이 의도를 제대로 알 수 없었다. 마치 예전의 Ginseng처럼 단순히 캐시 크기가 줄어드는 효과만 있는 것이 아닌지 의문스러웠다. 이에 대해 질문했고, 태훈이 형과 상훈이 형이 좋은 의견을 주셨다. 코어 수가 늘어날 때 effective cache size도 줄지만, row buffer locality도 줄어들게 되며, MSHR과 같은 버퍼도 부하를 받으므로 충분히 유의미하다.

Advertisements
Tagged with: , , , , , , ,
Posted in 1) Memo

Leave a Reply

Fill in your details below or click an icon to log in:

WordPress.com Logo

You are commenting using your WordPress.com account. Log Out / Change )

Twitter picture

You are commenting using your Twitter account. Log Out / Change )

Facebook photo

You are commenting using your Facebook account. Log Out / Change )

Google+ photo

You are commenting using your Google+ account. Log Out / Change )

Connecting to %s

누적 방문자 수
  • 98,564 hits
%d bloggers like this: