Blog Archives

20160709

[SOSP’15] Virtual CPU validation (paper) 일정 주기로 동작을 멈추는 비디오 서버가 있다고 하자. 그 이유에 어떤 것이 있을까? 운영체제, 드라이버, 바이오스, CPU, 하드웨어, 바이러스, 전력 문제 등이 있을 수 있음. 10년 전에는 이러한 이유가 전부였으나, 지금은 새로운 문제가 추가되었음. 가상화

Tagged with: , , , , , , , , , , , , , , ,
Posted in 1) Memo

20160303

동시성 프로그램의 이해 – 과거에는 극히 일부의 과학자들만이 병렬 컴퓨팅을 사용했으나, 이제는 대부분의 컴퓨터 시스템이 병렬성을 활용하고 있다. 스마트폰부터 시작해 GPU까지 멀티 코어로 설계되어 있다. 이 수업에서는 동시성 프로그램의 1) 성능&아키텍쳐 측면과 2) 올바름(correctness) 측면에 대해 이야기한다. – 무어의 법칙은

Tagged with: , , , , , , , , , ,
Posted in 1) Memo

FPGA Introduction Course Training #04 – Testbench Introduction

– Testbench는 circuit 설계에 중요함. Testbench를 사용해 설계가 옳은지 확인할 수 있음. – FPGA로 구현하기 이전에 simulation하는 것. – Testbench를 사용하면 HDL 코드가 옳은지 디버깅할 수 있다. – Testbench를 사용하면 외부의 파일들을 simulation에 사용할 수 있다. – Testbench에서는 verilog에서 synthesize

Tagged with: , , , , , , , , , , , , , , , ,
Posted in FPGA

FPGA Introduction Course Training #02 – Testing your design using VIO Core

– 가상의 I/O core를 FPGA에 구현함으로써, 구현한 회로를 JTAG을 사용해 검증할 수 있다. VIO core를 회로에 붙여, 회로에 입력값을 주고 출력값을 읽어내는 역할을 한다. JTAG을 통해 입력값을 VIO core에 주고, 발생하는 출력값을 JTAG으로 읽어올 수 있다. GUI 또는 TCL 스트립트를

Tagged with: , , , , , , , , , ,
Posted in FPGA
Recent Posts
누적 방문자 수
  • 139,781 hits
  • An error has occurred; the feed is probably down. Try again later.